Kiến trúc tổng thể:

• Mô hình gồm hai tầng: tầng trên là thuật toán Strassen để chia nhỏ ma trận, tầng dưới là bộ nhân dấu chấm động tái cấu hình.
• - Mỗi phần tử xử lý (PE) là một nhân ma trận 2×2, hoạt động song song để tăng tốc độ tính toán.

Thuật toán Strassen:

• Giảm số phép nhân từ 8 xuống còn 7 cho ma trận 2×2.
• - Độ phức tạp: O(n^2.81), thấp hơn thuật toán cổ điển O(n^3).
• - Phù hợp với kiến trúc phần cứng song song và pipeline.

Bộ nhân dấu chấm động tái cấu hình:

• Định dạng dấu chấm động tùy chỉnh: 67 bit (3 bit chọn chế độ + 64 bit IEEE-754).
• - Các chế độ độ chính xác: 8-bit, 16-bit, 23-bit, 36-bit, 52-bit (double precision).
• - Chế độ tự động: phân tích đầu vào để chọn độ chính xác tối ưu.

Thuật toán nhân nhị phân:

• Kết hợp Karatsuba (chia để trị) và Urdhva Tiryagbhyam (Vedic multiplier).
• - Karatsuba dùng cho số bit lớn, Urdhva dùng cho số bit nhỏ.
• - Sử dụng carry-save adder để giảm độ trễ.

Hiệu năng:

• Giảm đáng kể độ trễ và tiêu thụ điện năng ở chế độ độ chính xác thấp.
• - So sánh với các mô hình 8-bit, 16-bit, 24-bit, 32-bit, 53-bit cho thấy mô hình đề xuất có độ trễ thấp hơn và sử dụng ít LUT hơn.
• - Độ chính xác đầu ra thay đổi không đáng kể ở chế độ thấp, phù hợp với ứng dụng không yêu cầu độ chính xác cao.

Ứng dụng:

• Thiết kế phù hợp với thiết bị di động, thiết bị đeo, và ứng dụng quân sự nơi tiết kiệm năng lượng là yếu tố quan trọng.
• - Có thể mở rộng cho các ứng dụng xử lý ảnh, tín hiệu và khoa học tính toán.

Kết luận:

Thiết kế nhân ma trận dấu chấm động tái cấu hình thời gian chạy giúp tối ưu hóa hiệu năng phần cứng theo yêu cầu độ chính xác của ứng dụng. Sự kết hợp giữa Strassen, Karatsuba và Urdhva Tiryagbhyam tạo ra một mô hình hiệu quả về diện tích, độ trễ và năng lượng, mở ra hướng mới cho thiết kế IP phần cứng linh hoạt.