Vi đầu dò là công cụ tấn công vật lý nhằm truy xuất dữ liệu từ các đường truyền nội bộ trong chip. Bài báo đề xuất phương pháp phát hiện vi đầu dò thông qua sự sai lệch điện dung gây ra bởi đầu dò, chuyển thành sai lệch thời gian và mã hóa số. Thiết kế mạch sử dụng bộ chuyển đổi thời gian thành số (TDC) kiểu Vernier để xác định vị trí sai lệch. Tác giả áp dụng mô phỏng Monte Carlo và thuật toán tối ưu hóa bầy đàn đa mục tiêu (MOPSO) để cân bằng giữa diện tích mạch và hiệu suất sản xuất. Kết quả cho thấy có thể giảm diện tích mạch tới 50% mà vẫn đảm bảo độ tin cậy cao. Phân tích cũng chỉ ra ảnh hưởng của biến thiên quy trình, nhiệt độ và điện áp đến độ nhạy và độ chính xác của hệ thống phát hiện.