Thiết kế mạch tích hợp 3D đặt ra bài toán tối ưu hóa phức tạp về vị trí và kết nối giữa các khối mạch. Bài báo giới thiệu các phương pháp biểu diễn floorplan như sequence pair, O-tree, B*-tree, corner block list, TCG và siêu đồ thị phân cấp. Tác giả đề xuất mô hình siêu đồ thị layout kết hợp với thuật toán EO để phân vùng topological 3D, giúp giảm chiều dài dây và cân bằng số lượng khối mạch giữa các lớp. Kết quả thực nghiệm trên bộ mạch chuẩn MCNC cho thấy hiệu quả của phương pháp. Siêu đồ thị phân cấp còn cho phép biểu diễn chính xác vị trí chân kết nối, hỗ trợ tính toán chiều dài dây chính xác hơn các mô hình truyền thống.