Nghiên cứu trình bày thuật toán tổng hợp mạch GDI có hệ thống, kết hợp hai phương pháp phân rã logic: dựa trên MUX và sơ đồ quyết định nhị phân (BDD). Các nút logic được xây dựng từ thư viện GDI nguyên thủy, kết hợp với mạch phục hồi mức sử dụng CMOS. Mục tiêu là tạo thư viện mạch GDI đầy đủ, bao gồm sơ đồ bố trí và sơ đồ transistor cho từng cell, phù hợp với công nghệ CMOS 180 nm và 90 nm. Bài báo cũng phân tích ảnh hưởng của điện cực bulk đến độ sụt ngưỡng và đề xuất kỹ thuật giảm thiểu. Các thuật toán kết nối tín hiệu được trình bày chi tiết, hỗ trợ tạo thư viện mạch có thể tổng hợp và kiểm tra bằng công cụ Mentor Graphics.