Thiết kế IP phần cứng ngày càng phổ biến → nguy cơ sao chép, giả mạo, sử dụng trái phép  

Các kỹ thuật bảo vệ logic gồm:  

  - Mã hóa logic: dùng hàm mã hóa đối xứng để biến đổi hàm Boolean  

  - Làm rối logic: tăng độ phức tạp mạch mà không thay đổi chức năng  

  - Che giấu logic: chèn cổng XOR/XNOR để thay đổi hành vi nếu sai khóa  

  - Khóa logic: chèn cổng AND/OR để cố định đầu ra nếu sai khóa  

Tác giả xây dựng định nghĩa toán học cho từng kỹ thuật và chỉ ra sự nhầm lẫn trong các nghiên cứu trước  

Đề xuất thuật toán chọn nút chèn cổng khóa dựa trên đồ thị mạch tổ hợp  

  - Biến mạch thành đồ thị có hướng  

  - Tính giá trị Vlocks và Vforced cho từng nút  

  - Chọn chuỗi nút có thể truyền giá trị khóa  

  - Phân loại đồ thị con và chọn nút tối ưu để chèn cổng  

Chèn cổng AND/OR tùy theo giá trị cần khóa, khóa được kích hoạt bằng khóa bí mật  

Thử nghiệm trên bộ benchmark ITC’99 cho thấy:  

  - Chi phí tài nguyên trung bình chỉ 2.9%  

  - Thời gian xử lý nhanh hơn 10.000 lần so với phương pháp phân tích lỗi  

  - Tác động lên đường truyền trọng yếu là không đáng kể  

Đề xuất kiến trúc bảo vệ IP gồm 3 khối:  

  - Khối mã hóa nhẹ (ví dụ: AES, PRESENT)  

  - Khối nhận dạng duy nhất (PUF hoặc bộ nhớ NVM)  

  - Khối khóa logic để vô hiệu hóa mạch nếu sai khóa  

Phân tích bảo mật cho thấy phương pháp chống được tấn công leo dốc (hill-climbing) nếu có khuếch tán khóa  

Đề xuất thêm cổng khóa dư để tăng độ mạnh, chấp nhận tăng chi phí tài nguyên  

Khuyến nghị không nên đánh giá bảo mật bằng khoảng cách Hamming mà nên dùng hệ số tương quan hoặc khuếch tán logic