PDMS được biến tính bằng cách thêm 0.9% PEG-PPG-PEG để tăng độ đàn hồi và năng lượng bề mặt.

• Sau khi phủ lớp parylene mỏng (~800 nm), bề mặt tự hình thành các nếp nhăn ngẫu nhiên với chu kỳ ~10 µm và độ sâu ~1.6 µm.
• - Dây dẫn Au được phủ lên bề mặt nhăn có thể chịu được kéo giãn đến 20% mà không bị nứt hoặc tăng điện trở.
• - Transistor màng mỏng pentacene được chế tạo trực tiếp trên đế nhăn, sử dụng cấu trúc bottom-gate và bottom-contact.
• - Thiết bị đạt độ di động ~0.001 cm²/Vs, tỷ lệ bật/tắt ~3.1×10³, và điện áp ngưỡng ~–1.8 V.
• - Khi kéo giãn đến 5%, hiệu suất không thay đổi đáng kể; trên 7%, xuất hiện vết nứt trên lớp pentacene.
• - Phương pháp này không cần tạo “stiff islands” như các kỹ thuật trước đây, giúp đơn giản hóa quy trình và mở rộng ứng dụng.