POSFET là transistor trường hiệu ứng có lớp điện môi là vật liệu áp điện, có khả năng tạo ra điện tích khi bị tác động lực cơ học.

• Mô hình phân tích mô tả ảnh hưởng của quá trình phân cực vật liệu áp điện lên điện áp ngưỡng và dòng điện đầu ra của transistor.
• - Mô hình Verilog-A được xây dựng để mô phỏng đặc tính của POSFET dưới các điều kiện uốn cong khác nhau (ứng suất nén và kéo).
• - Các mạch đọc tín hiệu như bộ khuếch đại vi sai, mạch chopper và kỹ thuật lấy mẫu kép được sử dụng để giảm ảnh hưởng của hiệu ứng áp điện trở do uốn cong.
• - Kết quả mô phỏng cho thấy độ nhạy của POSFET thay đổi từ 1% đến 7% khi bị uốn cong, và mạch đọc tín hiệu có thể giảm sai lệch đến 12.5% trong điều kiện ứng suất nén.
• - Mô hình này là bước đầu tiên hướng đến việc thiết kế hệ thống cảm biến chạm tích hợp trên chip linh hoạt cho các ứng dụng như da điện tử (e-skin).