Kiến trúc mạng trên chip (NoC) cho thiết bị điện tử tiêu dùng: Khám phá hiệu năng giữa thiết kế đồng bộ và phi đồng bộ

( 0 đánh giá )
Miễn phí

Trình bày yêu cầu của thiết bị điện tử tiêu dùng hiện đại, đặc biệt với các ứng dụng xử lý đa phương tiện phức tạp.

  • Đề xuất NoC như giải pháp hiệu quả cho vấn đề kết nối trong MPSoC, giúp tăng băng thông và giảm độ trễ.
  • - Mô tả kiến trúc NoC gồm các thành phần như bộ định tuyến, bộ đệm, bộ điều khiển luồng và thuật toán định tuyến.
  • - So sánh hiệu năng giữa router đồng bộ và phi đồng bộ thông qua mô phỏng với các cấu hình 3×3 và 4×4, sử dụng thuật toán định tuyến XY và kỹ thuật chuyển mạch wormhole.
  • - Kết quả cho thấy router phi đồng bộ có độ trễ thấp hơn và thông lượng cao hơn so với router đồng bộ, đặc biệt khi tăng số lượng kênh ảo (VC).
  • - Khẳng định NoC phi đồng bộ là lựa chọn phù hợp cho thiết bị điện tử tiêu dùng yêu cầu hiệu năng cao và tiết kiệm năng lượng.