Khung bảo vệ e-coreIPP:

  - Dựa trên IPP@HDL: nhúng chữ ký số vào thiết kế HDL

  - Kích hoạt trích xuất bằng SES qua chân reset

  - Trích xuất chữ ký qua biến thiên dòng điện tiêu thụ (power side-channel)

  - Bao gồm khối logic tổ hợp (CL) để gây lỗi nếu module bảo vệ bị gỡ bỏ

SES (Signature Extraction Sequence):

  - Truyền qua chân reset bằng giao thức RC-5 cải tiến

  - Dùng mã hóa Manchester để tăng độ tin cậy

  - Bộ phát SES gồm: bộ đồng bộ, bộ tạo xung nội, bộ kiểm tra SES bằng LFSR

Trích xuất chữ ký số:

  - Dùng LFSR tạo chuỗi chữ ký (MD5, SHA1…)

  - Bộ phát tín hiệu điều khiển HCM tạo biến thiên dòng điện

  - Giao thức truyền gồm: 2 bit bắt đầu, 1 bit toggle, chuỗi chữ ký

  - Mã hóa Manchester giúp phân biệt rõ mức cao/thấp

Khối tiêu thụ điện năng cao (HCM):

  - Độc lập với xung hệ thống → tránh tấn công clock-blocking

  - Gồm các khối NAND, T flip-flop → tạo tiêu thụ điện rõ rệt

  - Có thể mở rộng theo số lượng khối để điều chỉnh độ biến thiên dòng

Kết quả thực nghiệm:

  - Đã triển khai trên Spartan-3A, Spartan-6, Virtex-6, Cyclone II, Arria II GX

  - SNR đạt > 35 dB, đủ để trích xuất chữ ký chính xác với Pe < 10⁻⁶

  - Thời gian trích xuất chữ ký SHA1 (160 bit) ~ 11 phút với xung 4 giây

  - Diện tích chiếm dụng ~170–300 LUTs tùy thiết bị

So sánh với các phương pháp khác:

  - Ziener: dùng ring counter, SNR thấp hơn, dễ bị tấn công

  - Kean: dùng kênh nhiệt, thời gian trích xuất lâu

  - Sridhar: dùng RFID, cần phần cứng chuyên dụng

  - e-coreIPP: SNR cao, không cần I/O, bảo mật tốt, dễ triển khai

Phân tích bảo mật:

  - Khó phát hiện module bảo vệ nếu dùng SES

  - CL block gây lỗi nếu module bị gỡ bỏ

  - Có thể dùng nhiều SES để bảo vệ nhiều lõi IP trong cùng hệ thống

Kết luận:

  - e-coreIPP là khung bảo vệ lõi IP nhúng toàn diện, hiệu quả và bảo mật cao

  - Phù hợp với thiết kế FPGA, ASIC, CMOS

  - Có thể tự động hóa sinh mã VHDL cho module bảo vệ